Zusammenfassung
Bericht über Arbeiten zu
Asynchronen Wave Pipelines
Kurzbeschreibung
Das Projekt VLSI-Entwurf mit
Asynchronen Wave Pipelines hat zum Ziel, den Entwurf digitaler CMOS-Schaltungen
im
Giga-Hertz-Bereich unter Verwendung
asynchroner Wave Pipelines zu erforschen und die Anwendbarkeit dieser neuartigen
Architektur für den VLSI-Systementwurf
zu untersuchen. Es sollen quantitative Aussagen über den Einfluß
von
PTV-Schwankungen (Prozeß,
Temperatur, Spannung) und Datenabhängigkeiten auf AWPs hergeleitet
werden.
Mathematische Modelle zur Unterstützung
eines semi-automatschen Entwurfs und des Vergleichs mit anderen
Controller-Architekturen sind
zu erarbeiten. Der Entwurf von asynchronen Wave Pipeline Controllern, speziell
im Hinblick
auf eine Anbindung an AWP-Datenpfade,
soll erforscht und Ausdrucksmächtigkeit, Geschwindigkeit, Fläche,
Energie und
Betriebssicherheit formal mit
anderen Ansätzen verglichen werden. Die Systemeinbindung in synchrone
und elastische
asynchrone Systeme soll untersucht
und geeignete Interfaces entworfen werden. Fragestellungen der Testbarkeit
sollen
bearbeitet und als Ergebnis
eine Teststrategie formuliert werden. Die gewonnenen Erkenntnisse sollen
in ein
prototypisches CAD-Werkzeug
einfließen, das die zeitintensiven Schritte des AWP-Entwurfs weitgehend
automatisiert.
Da das Layout bei Frequenzen
über 1 GHz entscheidende Bedeutung erlangt, sind bestehende Verfahren
zur Auslegung
und Plazierung der Treiber sowie
Abschirmungsmaßnahmen gegen Übersprechen und Rauschen zu bewerten
und geeignet
weiterzuentwickeln.
| Updated on 2002/05/29 by Stephan
Hermanns. |