Rekonfigurierbare Prozessoren

Reconfigurable Processors

Lernziele	Inhalte	Übungen	Vorraussetzungen

Vorlesung

Prof. Dr.-Ing. Sorin A. Huss

Übungen

Dr. Abdulhadi Shoufan

Name	Rekonfigurierbare Prozessoren
Veranstaltungsform	V2 + Ü1
Beginn der Vorlesung	Dienstag, 14.10.08
Uhrzeit	Dienstag, 9:50-11:30 Uhr
Veranstaltungsort	S2/02-C120
Übung	Di, 8.00 - 9.30 Uhr (alle 2 Wochen), im S202/C120; Begin: Dienstag, 28.10.08
Klausur	Erste Teilklausur am 16.12.08 um 8:30 Uhr im S202/C120 Hilfsmittel: keine Klausurdauer: 45 Minuten
Turnus	Jedes Wintersemester
Einordnung	Informatik (Bachelor/Master): Wahlpflichtbereich, Computer Microsystems Informatik (Diplom): Informatik IV Informationssystemtechnik: Wahlpflichtbereich, Systems on Chip und Embedded Systems

Aktuell

29.12.08: Die nächste Übung findet am 13.01.09 statt.
17.12.08: Die Klausurergebnisse hängen neben A322 aus. Einsicht: heute zwischen 15:30 und 16:00 Uhr in A326, ansonsten bitte einen Termin mit mir vereinbaren.
16.12.08: Ich habe die Klausur korregiert. Den Aushang schaffe ich allerding erst morgen. Wer seine Note vorher erfahren möchte, kann mir eine Anfrage per Email schicken. Ich werde die Note dann ab 20:00 Uhr mailen.
15.12.08: Im Anschluss an die Klausur wird die Musterlösung kurz präsentiert.
10.12.08: Bitte beachte die alte Klausur und deren Musterlösung unter Zusatzmaterial
10.12.08: Für die Teilnahme an der Teilklausur melden Sie sich bitte per Email an A. Shoufan an. Geben Sie Vor-, Nachname, FB und Matrikelnummer an und ob Sie schon die Klausur und mit welcher Note geschrieben haben. Diese Anmeldung dient ledeglich der Erfassung der Teilnehmeranzahl bei uns und ersetzt nicht die eventuell erforderliche Anmeldung bei den jeweiligen Prüfungssekretariaten
25.11.08: Nächste Übung findet am 09.12.08 statt.
13.11.08: Die zweite Teilklausur wird am 10.02.09 um 8:30 Uhr im C120 stattfinden. Details werden später bekanntgegeben.
11.11.08: Die erste Teilklausur wird am 16.12.08 um 8:30 Uhr im C120 stattfinden. Details werden später bekanntgegeben.
11.11.08: Nächste Übung findet am 25.11.08 statt.
28.10.08: Nächste Übung findet am 11.11.08 statt.
08.10.08: Webseite auf WS08/09 aktualisiert.

Lernziele

Wenn es darum geht, Hardware-Lösungen zu konzepieren, die sich schnell entwerfen und verifizieren lassen, hohe Flexibilität und Rekonfigurierbarkeit aufweisen, und über die kürzeste Time-to-Market verfügen, dann lassen sich FPGAs an erster Stelle als Kandidat aufstellen. Mit ihrem immer breiter werdenden Spektrum dienen sie nicht mehr nur zur Realisierung von logischen Verknüpfungen und Schaltwerken. Vielmehr sind komplexe Datenverarbeitungs-Algorithmen und auch vollständige Prozessoren in rekonfigurierbarer Technik realisierbar. Ziel der Vorlesung ist eine Hinführung zu FPGA-basierten rekonfigurierbaren Prozessoren. Insbesondere Studierende der Informatik sollen erlernen, daß Systemfunktionen auch anders als nur mittels Programmierung implementiert werden können. Neben Realisierungsvarianten stehen die zugehörigen Entwurfsverfahren im Mittelpunkt der Betrachtungen. Zwei umfangreiche Anwendungsbeispiele zeigen die Vorteile dieser neuen Methodik.