Lernziele	Inhalte	Übungen	Materialien

Vorlesung Prof. Dr. Sorin A. Huss Übungen Felix Madlener Prof. Dr. Huss Felix Madlener

Anmeldung	Maximal 24 Teilnehmer. Eine Anmeldung über das Webreg-System ist erforderlich Wer keinen RBG-Account zur Anmeldung hatte bitte per E-Mail melden
Beginn des Praktikums	9.4.2008
Uhrzeit	Mittwochs, 9:50 - 11:30 Uhr
Veranstaltungsort	S2 02 | C120
Turnus	Jedes Sommersemester
Veranstaltungsform	P4
Voraussetzungen	Eingebettet Systeme 1
Einordnung	Informatik (Bachelor/Master): Wahlpflichtbereich, Computer Microsystems Informatik (Diplom): Informatik IV Informationssystemtechnik: Wahlpflichtbereich, Systems on Chip und Embedded Systems
Veranstalter	Prof. Dr.-Ing. Sorin A. Huss, Felix Madlener

News

11.6.2008:Unter diesem Link finden sich IP-Cores für die bisherigen Übungen (als kompilierte Netzlisten).

13.5.2008:Morgen, am 14.5.2008 wird Übung 4 vorgestellt, die Abgabe von Übung 3 wird auf den 21.5.2008 nach hinten geschoben.

18.3.2008:Veranstaltungsbeginn ist der 9.4.08

11.3.2008: Die Anmeldung im Webreg-System ist nun freigeschaltet.

Lernziele

Das Praktikum soll die Umsetzung von Konzepten und Methoden für den modernen VLSI-Entwurf anhand einer komplexen Aufgabenstellung vermitteln. Unter Verwendung von kommerziellen Entwurfswerkzeugen für die Simulation und Synthese von VHDL-Beschreibungen wird ein komplexes eingebettetes System entworfen, validiert und schließlich auf der Zielhardware implementiert. Der gesamte Entwurfsablauf von der Spezifikation über die Partitionierung bis zur Synthese wird somit eingeübt.

Inhalte

Die Aufgabenstellung für das Praktikum "Entwurf eingebetteter Systeme" ist dieses Jahr die Implementierung eines Asteroids-Clones. Zu diesem Zweck soll auf einem Xilinx Spartan-3 FPGA ein Vektorgraphikprozessor entwickelt werden, welcher über einen D/A Wandler ein Oszilloskop im X/Y-Modus ansteuert. Eine Microblaze-CPU steht als IP Core für das FPGA zur Verfügung. Die Spielelogik soll als Software in C entwickelt werden.

Übungen

Übung 1

1. Aufgabenblatt
   • EDK Tutorial
   • ActiveHDL Tutorial

Übung 2 (Abgabe 30.4.08)

1. Aufgabenblatt
   • Synthesefähiger Testdatengenerator
   • Datenblatt Digital/Analog Converter TDA1543 (PDF)

Übung 3 (Abgabe 21.5.08)

1. Aufgabenblatt
   • Synthesefähige Testbench
     Die Testbench soll dieses Bild anzeigen lassen. Die Testbench generiert: Punkt 1 / Delta zu Punkt 2 / Punkt 3 / Delta zu Punkt 4 / Delta zu Punkt 5 / wieder zu Punkt 1...

Übung 4 (Abgabe 11.6.08)

1. Aufgabenblatt
   • Synthesefähiger Daten-Generator
     Der Generator erzeugt dieses, sich drehende Bild.

Übung 5 (Abgabe 2.7.08)

1. Aufgabenblatt
   • EDK Framework (aktuell, 13.6.07)

Materialien

1. Xilinx Spartan-3 FPGA
2. Xilinx Embedded Development Kit
3. Datenblatt Digital/Analog Converter TDA1543 (PDF)
4. Datenblatt Drehimpulsgeber ddm 427 (PDF)
5. Handbuch des Spartan3-Evaluationsboards
6. Wikipediaüber Asteroids
7. Anleitung zum Remote-Zugriff über Linux
8. system.ucf-File mit allen I/O Pins des Asteroid-Designs
9. Beispiel-Bitstream zum testen von Board und Oszilloskop
10. Fertig kompilierte IP-Cores für die Aufgaben 2-4 zum testen.