Lernziele	Inhalte	Voraussetzungen	Übungen	Referenzen

Veranstalter Prof. Dr. Sorin A. Huss Übungen Felix Madlener Gregor Molter Prof. Dr. Huss Felix Madlener Gregor Molter

Name	Hardwaremodellierungssprachen
Veranstaltungsform	Integrierte Vorlesung (IV2)
Anmeldung	Es findet eine Online-Anmeldung zur Teilnahme statt. Teilnehmer ohne RBG-Account melden sich bitte bei Felix Madlener. Achtung: Master-Studenten sollen sich bitte so schnell wie möglich mit dem Prüfungssekreteriat in Verbindung setzen, um die Prüfung fristgerecht anzumelden.
Veranstaltungstermin	Blockveranstaltung in den drei Wochen vor Vorlesungsbeginn (22.09.2008-11.10.2008). Die Teilnehmerzahl ist gegebenenfalls beschränkt
Uhrzeit und Veranstaltungsort	Die Veranstaltung findet an sechs Terminen (Montag und Mittwoch) jeweils von 10:00 bis 13:00 Uhr statt: Mo 22. September 2008 in S2/02-C120, Mi 24. September 2008 in S2/02-C120, Mo 29. September 2008 in S2/02-C120, Mi 1. Oktober 2008 in S2/07-109, Mo 6. Oktober 2008 in S2/02-C120, Mi 8. Oktober 2008 in S2/02-C120.
Turnus	Wintersemester 08/09, danach jedes Sommersemester
Einordnung	Informatik (Bachelor): Wahlpflichtbereich, Computer Microsystems Informatik (Diplom): Informatik IV Informationssystemtechnik: Wahlpflichtbereich, Systems on Chip und Embedded Systems
Veranstalter	Prof. Dr.-Ing. Sorin A. Huss (Sprechstunde Dienstag, 10-12 Uhr) Dipl. Inform. Felix Madlener (Sprechstunde nach Vereinbarung) Dipl. Inform. H. Gregor Molter (Sprechstunde nach Vereinbarung)
Forum	Die Fachschaft wird ein Forum zur Veranstaltung anbieten

News

03.11.2008: Die Noten sind online im WebReg.

02.10.2008: Wegen des Feiertags am 3.8.08 wird die Abgabefrist der dritten und vierten Übung um einen Tag verlängert.

30.09.2008: Die Raum für morgen, den 01.10.2008 hat sich geändert. Der neue Raum ist S2/07 109.

28.05.2008: Die Informationen sind für das Wintersemester 08/09 aktualisiert worden.

Lernziele

Die Veranstaltung soll den Studenten Konzepte näherbringen, die bei der Modellierung in einer Hardwarebeschreibungssprache zum Einsatz kommen. Als Beispiel dienen verschiedene Anwendungen und ihre Beschreibung in VHDL. Die Veranstaltung besteht aus einem Vorlesungsteil und wird von praktischen Übungen zum Hardwareentwurf in VHDL begleitet.

Inhalte

1. Nebenläufige Problembeschreibung
2. Hardwarebeschreibung mit VHDL
3. Evaluation durch Simulation
4. Logik-Synthese
5. Schaltwerk-Synthese
6. Hierarchische Modellierung mit Modulen

Übungen

1. Folien vom 22.09.08 (einseitig) (zwei Folien pro Seite)
2. Folien vom 24.09.08 (einseitig) (zwei Folien pro Seite)
3. Folien vom 09.09.08 (einseitig) (zwei Folien pro Seite)
4. Folien vom 01.10.08 v2 (einseitig) (zwei Folien pro Seite)
5. Folien vom 06.10.08 (einseitig) (zwei Folien pro Seite)
6. Folien vom 08.10.08 (einseitig) (zwei Folien pro Seite)

Organisation

Übungen sind Teil der Prüfung (studienbegleitende Prüfung). Dies bedeutet:

• Abgabe der Übungen jeweils eine Woche nach der Vorlesung
• Abgabe per Mail an hms@iss.tu-darmstadt.de
• VHDL-Code und Waveform mit mind. zwei verschiedenen Testdaten als Datei
• Die Übungen tragen 40% zur Endnote bei (also 8% pro Übung)

Rechnerpool

Der Rechnerpool befindet sich in Raum S2 02 / A326 (Poolraum-Anleitung).

Remotezugriff

Es ist möglich die Übungen per Remotezugriff über ssh zu bearbeiten. Dazu können sie den Rechner iss1.vlsi.informatik.tu-darmstadt.de verwenden, auf dem die beiden Programme riviera und synplify_pro ebenfalls installiert sind.

Voraussetzungen zur Teilnahme

Technische Grundlagen der Informatik 1+2

Referenzen

Relevante Literatur:

1. T. Weilkiens: Systems Engineering mit SysML / UML - Modellierung, Analyse, Design. dpunkt Verlag, 2006.
2. VHDL Cookbook von P. Ashenden (kostenloses PDF)

Übungsmaterial:

1. Xilinx Spartan-3 FPGA
2. UART Beispieldesign
3. Anleitung zum Remotezugriff

Vorlesungssprache

Deutsch

Leistung:

Mündliche Prüfung
Praktische Übungen
CPs: 3.0